Главная /
Введение в цифровую схемотехнику /
Каким должен быть период поступления битов массива на последовательный вычислитель циклической контрольной суммы?
Каким должен быть период поступления битов массива на последовательный вычислитель циклической контрольной суммы?
вопросПравильный ответ:
не больше суммы задержки регистра сдвига и элементов
Исключающее ИЛИ
не меньше суммы задержки регистра сдвига и элементов
Исключающее ИЛИ
любым, так как задержки можно не учитывать
Сложность вопроса
59
Сложность курса: Введение в цифровую схемотехнику
80
Оценить вопрос
Комментарии:
Аноним
Если бы не данные ответы - я бы не смог решить c этими тестами intuit.
20 май 2020
Аноним
Зачёт сдан. Лечу в бар отмечать победу над тестом интут
19 июн 2018
Аноним
Если бы не опубликованные подсказки - я бы не справился c этими тестами intuit.
08 окт 2017
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Что общего у входящих в стандартные серии разновидностей синхронных счетчиков?
- # Как осуществляется объединение трех счетчиков ИЕ17?
- # С чем связано появление таких микросхем как триггеры Шмита?
- # Какой код типа микросхемы компаратора кода в отечественных сериях?
- # Что представляют собой триггеры и регистры?