Главная /
Организация вычислительных систем /
VLIW архитектура. На каком этапе производится распараллеливание кода?
VLIW архитектура. На каком этапе производится распараллеливание кода?
вопросПравильный ответ:
динамически во время исполнения
на этапе выполнения команды
на этапе компиляции
на этапе считывания данных
на этапе декодирования команды
Сложность вопроса
85
Сложность курса: Организация вычислительных систем
94
Оценить вопрос
Комментарии:
Аноним
Зачёт сдал. Лечу пить отмечать халяву с тестами интуит
19 апр 2019
Аноним
Это было сложно
27 июл 2016
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Перечислите основные характеристики RISC-процессоров третьего поколения?
- # Обработка исключений IA-32. Что произойдет, если страница, на которой находится IDT, в процессе подкачки будет выгружена из физической памяти?
- # Ответьте на вопросы, касающиеся интерфейса IrDA. Рассчитайте символьную скорость, с которой происходит обмен между IrDA-устройствами при установлении соединения
- # Структура микропроцессоров IA-32. В каком процессоре впервые реализована суперскалярность?
- # Приведено содержимое кэш-памяти. Выясните значение ячейки памяти по указанному адресу либо идентифицируйте кэш-промах 0B055AA1223453E44EEFF3E4F145ABABBBB00000000102010928B122319182505AE4FD87ECC35ABBB07806ABBBBE029D228F47F453E19012319FBC4D04F7B 51F00007901B000F43C3E79B663F44EE2023182500BBAA8FC471600010007457698897F7B56Тег012345678910 Полностью ассоциативный кэш, 12-битный адрес: B23