Главная /
Архитектура параллельных вычислительных систем /
Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 – адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу
Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 – адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y+z)×p+(q+l)×m
вопрос
Правильный ответ:
2 единицы времени
3 единицы времени
4 единицы времени
Сложность вопроса
65
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Экзамен сдал на 4.!!!
07 янв 2020
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Составьте граф-схемы выполнения операций свертки (преобразование "вектор - скаляр") массивов, содержащих m элементов, методом "пирамиды", реализующей операцию m=7
- # Рассмотрите проблемы когерентности кэшей. Какие способы обеспечения когерентности кэшей следует считать эффективными?
- # Построить временную диаграмму выполнения операции D = Ax(B+C) над векторами А, В, С, содержащими по 3 элемента, если конвейер сложения содержит 2 уровня, конвейер умножения – 3. Возможно выполнение операции "зацепления" векторов.
- # Для архитектуры с синхронными ИУ составить оптимальную программу счета значения выражения и составить временную диаграмму выполнения работ, считая время умножения вдвое большим времени сложения. Определить минимальную длину расписания. Z:=c+bx+ax2
- # На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере: А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов. Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел. Каковы должны быть размеры систолической матрицы для выполнения этих двух операций? Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции: 1. a b = c 2. c + d = f