Главная / Архитектура параллельных вычислительных систем

Архитектура параллельных вычислительных систем - ответы на тесты Интуит

Излагаются основные структурные решения, воплощённые в параллельных вычислительных системах и способствующие их высокой производительности. Изучаются основные популярные архитектуры. Исследуются принципы оптимизации выполнения параллельных программ.

Список вопросов:

# На каких уровнях практически реализуется распараллеливание вычислений в сверхпроизводительных ВС?
# Сколько и в каких комбинациях фигурируют потоки команд и потоки данных при классификации архитектур ВС?
# Чем отличаются векторные вычислительные системы от векторно-конвейерных?
# Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 - адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y)×z+(p+q):l
# Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 – адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y+z)×p+(q+l)×m
# Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 – адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P= (x×y+z)+(p+q)×(l+m)
# Проанализируйте пример программы счета значения Q=ab+cd и напишите программу для ВС типа data flow. Пример. КомандыПояснение1Счa 5,1Считать а, послать в команду 5 первым операндом2Счb5,2Считать b, послать в команду 5 вторым операндом3Счc6,14Счd6,25×7,1Умножить после поступления операндов6×7,27+<Q> Q=(a+b)×c Приведите текст пятой команды
# Проанализируйте пример программы счета значения Q=ab+cd и напишите программу для ВС типа data flow. Пример. КомандыПояснение1Счa 5,1Считать а, послать в команду 5 первым операндом2Счb5,2Считать b, послать в команду 5 вторым операндом3Счc6,14Счd6,25×7,1Умножить после поступления операндов6×7,27+<Q>Q=(a+b+c)×d Приведите текст четвертой команды
# Проанализируйте пример программы счета значения Q=ab+cd и напишите программу для ВС типа data flow. Пример. КомандыПояснение1Счa 5,1Считать а, послать в команду 5 первым операндом2Счb5,2Считать b, послать в команду 5 вторым операндом3Счc6,14Счd6,25×7,1Умножить после поступления операндов6×7,27+<Q>Q=(a+b)×(c+d)Приведите текст шестой команды
# Какое основное положение легло в основу принципа data flow?
# Почему идеальная схема data flow не нашла практического воплощения?
# Почему схема data flow относится к "не-фон-Неймановским" архитектурам?
# Почему в схеме матричного коммутатора для ВС с распределенной памятью отсутствуют ключи на некоторых пересечениях шин?
# Рассмотрите схему обработки области матрицей процессоров и объясните, почему, организуя регулярные оперативные связи, целесообразно соединить первые и последние процессоры в строках и столбцах?
# Пусть метод сеток использует рекуррентное отношение, связывающее значения функции-решения в соседних узлах: fij = F(fi,j-1, fi,j+1, fi-1,j, fi+1,j) Размер области 10 × 6 (m×n) узлов. Размер матрицы процессоров 4 × 4. Представьте схему двукратного обхода области процессорами, исключая границы, где функция задана. Сколько узлов пришлось обработать каждому процессору?
# Пусть метод сеток использует рекуррентное отношение, связывающее значения функции-решения в соседних узлах: fij = F(fi,j-1, fi,j+1, fi-1,j, fi+1,j)Размер области 12 × 6 (m×n) узлов. Размер матрицы процессоров 4 × 4. Сколько узлов пришлось обработать каждому процессору матрицы при двукратном обходе области, считая, что по узлам производится циклическая переадресация по mod m и по mod n
# Пользуясь записью выражения в ПОЛИЗ, составьте программу коммутации счета его значения. Произведите предварительное преобразование записи для оптимизации программы. Решающее поле содержит 4 ПЭ. Определите длину программы. Сколько регистров буферов ПЭ используется? A = ((a + b)×(b + c))×((c + d)×(d+ e))
# Пользуясь записью выражения в ПОЛИЗ, составьте программу коммутации счета его значения. Произведите предварительное преобразование записи для оптимизации программы. Решающее поле содержит 4 ПЭ. Определите длину программы. Сколько регистров буферов ПЭ используется? A = a×b×c× (a+ e)
# Пользуясь записью выражения в ПОЛИЗ, составьте программу коммутации счета его значения. Произведите предварительное преобразование записи для оптимизации программы. Решающее поле содержит 4 ПЭ. Определите длину программы. Сколько регистров буферов ПЭ используется? A = (a×b+ a: c)× (c+ d)
# Для выражения A = ((a + b)×(b + c))×((c + d)×(d+ e)) изобразите схему коммутации решающего поля, включая ОЗП. При возможном лишь последовательном считывании данных составьте временную диаграмму загрузки каждого ПЭ, учитывающую задержку поступления данных. Время считывания и время сложения равны одной условной единице, время умножения - двум, время деления - трем единицам. Найдите время решения
# Для выражения A = a×b×c× (a+ e) изобразите схему коммутации решающего поля, включая ОЗП. При возможном лишь последовательном считывании данных составьте временную диаграмму загрузки каждого ПЭ, учитывающую задержку поступления данных. Время считывания и время сложения равны одной условной единице, время умножения - двум, время деления - трем единицам. Найдите время решения
# Для выражения A = (a×b+ a: c)× (c+ d) изобразите схему коммутации решающего поля, включая ОЗП. При возможном лишь последовательном считывании данных составьте временную диаграмму загрузки каждого ПЭ, учитывающую задержку поступления данных. Время считывания и время сложения равны одной условной единице, время умножения - двум, время деления - трем единицам. Найдите время решения
# С помощью пятиадресной команды if-then-else составьте программу коммутации для счета значения выражения: X = a ×if (b+ c) > d then if e >0 then A+ B else A else 0
# С помощью пятиадресной команды if-then-else составьте программу коммутации для счета значения выражения: X = a×b× if (d+ c) >0 then if e>0 then A else A+B else 0
# С помощью пятиадресной команды if-then-else составьте программу коммутации для счета значения выражения: X = b×if (d+ c) >a then if e >b then A else B else 0
# Два процессора коммутации одновременно начинают выполнять программы в виртуальных адресах решающего поля. Составьте план программы их совместного выполнения по тактам, представив, как адресный генератор предлагает им физические адреса буферных регистров 1×abv12+v1cv23×v2ev3 1+dfv12:v1Lv23×v2kv3
# Два процессора коммутации одновременно начинают выполнять программы в виртуальных адресах решающего поля. Составьте план программы их совместного выполнения по тактам, представив, как адресный генератор предлагает им физические адреса буферных регистров 1+abv12-ecv23×v2v1v3 1+dfv12:kLv23×v2v1v3
# Два процессора коммутации одновременно начинают выполнять программы в виртуальных адресах решающего поля. Составьте план программы их совместного выполнения по тактам, представив, как адресный генератор предлагает им физические адреса буферных регистров 1×abv12+v1v3v23×v2ev3 1+dfv12:v1Lv23×v2kv3
# В очереди заявок к памяти данных находятся 4 заявки. В каком порядке они будут выполняться (адреса указаны в восьмеричной системе счисления), если память расслоенная, а последние два двоичные разряды образуют интерливинг? 1Сч3760→ (1,1)2Зп37623Сч3740→ (3,2)4Сч3761→ (1,2)
# В очереди заявок к памяти данных находятся 4 заявки. В каком порядке они будут выполняться (адреса указаны в восьмеричной системе счисления), если память расслоенная, а последние два двоичные разряды образуют интерливинг? 1Сч3760→ (1,1)2Зп37613Сч3743→ (1,2)4Сч3761→ (2,1)
# В очереди заявок к памяти данных находятся 4 заявки. В каком порядке они будут выполняться (адреса указаны в восьмеричной системе счисления), если память расслоенная, а последние два двоичные разряды образуют интерливинг? 1Сч3760→ (1,2)2Cч3741→ (3,2)3Зп37414Сч3741→ (3,1)
# Составьте схему программы умножения n чисел массива методом "пирамиды". Сколько тактов, без формирования цикла, потребуется на ее выполнение после начального считывания данных? n = 5
# Составьте схему программы умножения n чисел массива методом "пирамиды". Сколько тактов, без формирования цикла, потребуется на ее выполнение после начального считывания данных? n = 6
# Составьте схему программы умножения n чисел массива методом "пирамиды". Сколько тактов, без формирования цикла, потребуется на ее выполнение после начального считывания данных? n = 7
# Определите количество скоммутированных операций для нахождения скалярного произведения массивов длины n, если решающее поле содержит 4 ПЭ. Считывание и организацию цикла не рассматривать. За сколько тактов выполнятся операции? n = 8
# Определите количество скоммутированных операций для нахождения скалярного произведения массивов длины n, если решающее поле содержит 4 ПЭ. Считывание и организацию цикла не рассматривать. За сколько тактов выполнятся операции? n = 10
# Определите количество скоммутированных операций для нахождения скалярного произведения массивов длины n, если решающее поле содержит 4 ПЭ. Считывание и организацию цикла не рассматривать. За сколько тактов выполнятся операции? n = 12
# Определите общее число закоммутированных операций при умножении квадратных матриц размера n. За сколько тактов рассчитывается один элемент? n = 7
# Определите общее число закоммутированных операций при умножении квадратных матриц размера n. За сколько тактов рассчитывается один элемент? n = 8
# Определите общее число закоммутированных операций при умножении квадратных матриц размера n. За сколько тактов рассчитывается один элемент? n = 9, используется 4 ПЭ
# Какие операторы из приведенных последовательностей могут быть выполнены одновременно? 1. a := x2+ c 2. b := ay 3. a : y2
# Какие операторы из приведенных последовательностей могут быть выполнены одновременно? 1. a := x2 2. b := y2 3. a : a+b
# Какие операторы из приведенных последовательностей могут быть выполнены одновременно? 1. a := x2 2. b := a+b 3. a : =a×c
# С увеличением списка свободных регистров и со снижением количества случаев их повторного использования возрастают ли возможности распараллеливания?
# Почему асинхронные структуры ВС, подобные ПВС, требуют преобладания непрерываемых участков программы? Какими способами удается избежать лишних ветвлений?
# Процессор, выполняя программу коммутации, встречает цикл. Воспроизводит он этот цикл, многократно повторяя анализ его тела, или ограничивается однократным анализом?
# Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. В чем заключается компромисс между "Фон-Неймановской" и "не-Фон-Неймановской" архитектурами, осуществленный в ПВС?
# Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Каким образом в асинхронной ВС осуществляется ветвление?
# Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Каким образом в асинхронной ВС удается избежать жесткого порядка обращения к памяти данных на фоне асинхронных вычислений?
# Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Как обеспечивается виртуальный вычислительный ресурс при много процессорной комплектации системы?
# Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Какие общие черты решаемых задач определили требования к SPMD-архитектуре?
# Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Какие требования предъявляются к SPMD-архитектуре?
# Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Чем SPMD-архитектура отличается от обычной ВС MIMD-архитектуры?
# Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры? КОПА1А2А3СИНХЗАКРА<i+1>×<i>2A[i]
# Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры? КОПА1А2А3СИНХЗАКРА<i-1>×<i>2A[i]
# Правильно ли (без тупиков) выполнится общая для всех процессоров монопрограмма на четырех процессорах с номерами 0, 1, … ВС SPMD-архитектуры? КОПА1А2А3ЗАКРА<i+1>×<i>2A[i]
# Составьте граф-схемы выполнения операций свертки (преобразование "вектор - скаляр") массивов, содержащих m элементов, методом "пирамиды", реализующей операцию m=7
# Составьте граф-схемы выполнения операций свертки (преобразование "вектор - скаляр") массивов, содержащих m элементов, методом "пирамиды", реализующей операцию m=6
# Составьте граф-схемы выполнения операций свертки (преобразование "вектор - скаляр") массивов, содержащих m элементов, методом "пирамиды", реализующей операцию m=5
# Составьте граф-схемы выполнения операций свертки массива длины m и сделайте разметку: какому из n процессоров какая операция достанется при выполнении монопрограммы. Рассмотрите операцию нахождения максимального элемента массива при m=7, n=4
# Составьте граф-схемы выполнения операций свертки массива длины m и сделайте разметку: какому из n процессоров какая операция достанется при выполнении монопрограммы. Рассмотрите операцию нахождения максимального элемента массива при m=4, n=6
# Составьте граф-схемы выполнения операций свертки массива длины m и сделайте разметку: какому из n процессоров какая операция достанется при выполнении монопрограммы. Рассмотрите операцию нахождения максимального элемента массива при m=8, n=3
# Не пользуясь индексными регистрами, схематично, на уровне блок-схемы, где блок отображает одну команду, составьте план монопрограммы сложения m элементов массива на ВС SPMD-архитектуры, содержащей 4 процессора. m=6
# Не пользуясь индексными регистрами, схематично, на уровне блок-схемы, где блок отображает одну команду, составьте план монопрограммы сложения m элементов массива на ВС SPMD-архитектуры, содержащей 4 процессора. m=7
# Не пользуясь индексными регистрами, схематично, на уровне блок-схемы, где блок отображает одну команду, составьте план монопрограммы сложения m элементов массива на ВС SPMD-архитектуры, содержащей 4 процессора. m=5
# ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,b2,b3,c4,c5}. Система аксиом α0→b2,α0→b3,α1→b3,b2→c4,b3→c5
# ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α}логических высказываний на базе системы аксиом {α}={α0,α1,α2,b3,c4,c5}. Система аксиом α0→c4,α1→b3,α2→b4,b3→c5,b4→c6
# ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,α2,b3,b4,b5,c6,c7}. Система аксиом α0→b3,α0→b4,α1→b4,α2→c7,b3→c6,b4→c7
# Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Почему работы распределяются между процессорами так, чтобы каждый процессор удлинял очередную логическую цепочку базы знаний всего на один элемент?
# Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Зачем в базе знаний хранятся все промежуточные варианты построения логических цепочек?
# Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют дескрипторы массивов
# Рассмотрите проблемы когерентности кэшей. Какие данные представляют угрозу коллизий в процессе параллельных вычислений?
# Рассмотрите проблемы когерентности кэшей. Какие способы обеспечения когерентности кэшей следует считать эффективными?
# Рассмотрите проблемы когерентности кэшей. Как реализуется когерентность кэшей на основе принципа data flow?
# Рассмотрите проблемы когерентности кэшей. Как механизм закрытия адресов влияет на механизм когерентности кэшей?
# Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм закрытия адресов?
# Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм предикатов?
# Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Применение механизмов синхронизации, в свою очередь, должно также быть синхронным. Какие механизмы синхронизации выполнения программ используются в ВС SPMD-архитектуры?
# Каковы предпосылки разработки мультипроцессора в составе внешних устройств персонального компьютера или рабочей станции сети?
# Каковы принципы организации распределенной памяти с единым адресным пространством в мультипроцессорной системе?
# Каковы основные современные принципы конструирования мультимикропроцессорных систем?
# С помощью каких средств процедуры механизма семафоров могут быть спущены с уровня программно реализации в составе ОС на уровень системы команд?
# Как реализуется спекулятивный режим выполнения операций при использовании памяти предикатов?
# Как на уровне команд производится синхронизация процессоров при обращении к общим данным?
# Составьте матрицу следования для информационного графа. Каким значением времени ограничена минимальная длина расписания при распределении работ между тремя процессорами? [Большая Картинка]
# Составьте матрицу следования для информационного графа. Каким значением времени ограничена минимальная длина расписания при распределении работ между тремя процессорами? [Большая Картинка]
# Составьте матрицу следования для информационного графа. Каким значением времени ограничена минимальная длина расписания при распределении работ между тремя процессорами? [Большая Картинка]
# По программам в трехадресной системе команд составить матрицу следования работ и восстановить вид информационного графа. Считать время сложения (вычитания) одной условной единицей, умножение производится за две условные единицы, деление – за четыре. Какова длина критического пути в графе? 1+abc2-def3×cgh4+afc5:deh
# По программам в трехадресной системе команд составить матрицу следования работ и восстановить вид информационного графа. Считать время сложения (вычитания) одной условной единицей, умножение производится за две условные единицы, деление – за четыре. Какова длина критического пути в графе? 1×abc2-cda3:efc4-abf5+ece
# По программам в трехадресной системе команд составить матрицу следования работ и восстановить вид информационного графа. Считать время сложения (вычитания) одной условной единицей, умножение производится за две условные единицы, деление – за четыре. Какова длина критического пути в графе? 1+abc2+def3:fch4×afc5-hlh
# Составьте план сложения способом "пирамиды" всех n элементов массива с помощью заданного количества m процессоров. Требуется ли синхронизация процессоров, чтобы не использовать еще не полученные данные? m = 9, n = 4
# Составьте план сложения способом "пирамиды" всех т элементов массива с помощью заданного количества п процессоров. Требуется ли синхронизация процессоров, чтобы не использовать еще не полученные данные? m = 8, n = 5
# Составьте план сложения способом "пирамиды" всех 5 элементов массива с помощью заданного количества 8 процессоров. Требуется ли синхронизация процессоров, чтобы не использовать еще не полученные данные?
# Перечислите преимущества и недостатки общих и распределенных однородных и неоднородных решающих полей в многопроцессорных вычислительных системах.
# Как производится загрузка исполнительных устройств распределенного вычислительного ресурса в процессоре "Эльбрус-2"?
# Как производится загрузка исполнительных устройств распределенного вычислительного ресурса в процессорах VLIW- и EPIC-архитектуры?
# Построить принципиальную схему трехуровневого конвейера выполнения операции сложения 16-разрядных кодов с помощью 8-разрядных сумматоров, запоминающих признак переполнения для переноса
# Построить схему двухуровневого конвейера выполнения операции сложения 16-разрядных кодов с помощью 8-разрядных сумматоров.
# Построить принципиальную схему двухуровневого конвейера умножения двух 4-разрядных кодов.
# Построить временную диаграмму выполнения операции D = (A+ B)xC над векторами А, В, С, содержащими по 3 элемента, если конвейер сложения содержит 2 уровня, конвейер умножения – 3. Возможно выполнение операции "зацепления" векторов.
# Построить временную диаграмму выполнения операции D = (AxB)+C над векторами А, В, С, содержащими по 3 элемента, если конвейер сложения содержит 2 уровня, конвейер умножения – 3. Возможно выполнение операции "зацепления" векторов.
# Построить временную диаграмму выполнения операции D = Ax(B+C) над векторами А, В, С, содержащими по 3 элемента, если конвейер сложения содержит 2 уровня, конвейер умножения – 3. Возможно выполнение операции "зацепления" векторов.
# Составьте программу в безадресной форме и представьте ее выполнение на стеке. Сколько команд содержит программа и как выглядит стек после выполнения четвертой команды? A:=(a+b)×c-(d:e)
# Составьте программу в безадресной форме и представьте ее выполнение на стеке. Сколько команд содержит программа и как выглядит стек после выполнения четвертой команды? A:=(a-b×c)-(d:e)
# Составьте программу в безадресной форме и представьте ее выполнение на стеке. Сколько команд содержит программа и как выглядит стек после выполнения четвертой команды? A:=(a×b+c)-(d:e)
# Для данного арифметического выражения составьте программу в безадресной системе команд и для автоматического распараллеливания переведите ее в трехадресную систему команд. Длина списка свободных регистров равна 6. A=(a+b×c)×(d:e+f). Какова длина программы? Приведите текст восьмой команды
# Для данного арифметического выражения составьте программу в безадресной системе команд и для автоматического распараллеливания переведите ее в трехадресную систему команд. Длина списка свободных регистров равна 6. A=(a+b)×c×(d+e). Какова длина программы в трехадресных командах? Приведите текст седьмой команды
# Произведите распараллеливание выполнения на стеке программы в безадресной системе команд. Разное время начальной загрузки подстеков и время обмена между ними не учитывать. За сколько тактов выполнится параллельная программа, не считая записи результатов? Сколько процессорных элементов будет использовано? abc×+ de: f+ × ЗпА
# Произведите распараллеливание выполнения на стеке программы в безадресной системе команд. Разное время начальной загрузки подстеков и время обмена между ними не учитывать. За сколько тактов выполнится параллельная программа, не считая записи результатов? Сколько процессорных элементов будет использовано? ab+ c× de- × f× ЗпА
# Произведите распараллеливание выполнения на стеке программы в безадресной системе команд. Разное время начальной загрузки подстеков и время обмена между ними не учитывать. За сколько тактов выполнится параллельная программа, не считая записи результатов? Сколько процессорных элементов будет использовано? ab+ c× de+× ЗпА
# Произведите распараллеливание счета арифметических операторов, содержащих конструкции [Большая Картинка]
# Произведите распараллеливание счета арифметических операторов, содержащих конструкции if-then-else, убедившись в правильной начальной загрузке и связывания подстеков. Сдвиг во времени загрузки подстеков не учитывать. Продолжите вычисления и определите количество тактов счета по разным ветвям программы. a × if b > 0 then (c + d)×x else (e + f) [Большая Картинка] Укажите число тактов счета при заданном значении b ( b= 5, b = -7).
# Произведите распараллеливание счета арифметических операторов, содержащих конструкции [Большая Картинка]
# Предполагая механизм использования бита значимости регистров r СОЗУ, уплотните код фрагмента программы счета арифметического оператора на процессоре с программным управлением каждым тактом. Программа составлена в трехадресных командах. b= a+ c
# Предполагая механизм использования бита значимости регистров r СОЗУ, уплотните код фрагмента программы счета арифметического оператора на процессоре с программным управлением каждым тактом. Программа составлена в трехадресных командах. a= b2c
# Предполагая механизм использования бита значимости регистров r СОЗУ, уплотните код фрагмента программы счета арифметического оператора на процессоре с программным управлением каждым тактом. Программа составлена в трехадресных командах. a = a+ b
# Составьте программу для процессора VlIW-архитектуры задачи abc×+ de: f+ × ЗпА при условии: данные находятся в регистровой (сверхоперативной) памяти; результат сложения можно использовать через 1 такт, результат умножения – через 2 такта, деления – через 3 такта; в составе АЛУ (в числе других) содержится 2 ИУ сложения, 2 умножения, одно деления. За сколько тактов, не считая записи, выполняется программа?
# Составьте программу для процессора VlIW-архитектуры задачи ab+ c× de- × f× ЗпА при условии: данные находятся в регистровой (сверхоперативной) памяти; результат сложения можно использовать через 1 такт, результат умножения – через 2 такта, деления – через 3 такта; в составе АЛУ (в числе других) содержится 2 ИУ сложения, 2 умножения, одно деления. За сколько тактов, не считая записи, выполняется программа?
# Составьте программу для процессора VlIW-архитектуры задачи ab+ c× de+× ЗпА при условии: данные находятся в регистровой (сверхоперативной) памяти; результат сложения можно использовать через 1 такт, результат умножения – через 2 такта, деления – через 3 такта; в составе АЛУ (в числе других) содержится 2 ИУ сложения, 2 умножения, одно деления. За сколько тактов, не считая записи, выполняется программа?
# Используя команду if-then-else и трехадресную систему команд, составьте программу счета значения выражения a+ if b+c > 0 then d: 5 else d: 20 Задержки выполнения команд из-за связности данных выполняются автоматически
# Используя команду if-then-else и трехадресную систему команд, составьте программу счета значения выражения a× if b > 0 then (c+ d)× x else (e+ f) Задержки выполнения команд из-за связности данных выполняются автоматически
# Используя команду if-then-else и трехадресную систему команд, составьте программу счета значения выражения (a+ b)× if c > 0 then B else (d+ e)× f Задержки выполнения команд из-за связности данных выполняются автоматически
# Используя механизм предикатов и считая, что адрес предиката указывается перед кодом операции, составьте программу счета значения выражения a+ if b+c > 0 then d: 5 else d: 20
# Используя механизм предикатов и считая, что адрес предиката указывается перед кодом операции, составьте программу счета значения выражения a× if b > 0 then (c+ d)× x else (e+ f)
# Используя механизм предикатов и считая, что адрес предиката указывается перед кодом операции, составьте программу счета значения выражения (a+ b)× if c > 0 then B else (d+ e)× f
# Что произойдет, если в программе встретится запись данного вида?x := 0,5 "Считать Процедура sin(x)"
# Что произойдет, если в программе встретится запись данного вида?x := 0,6 z := y × cos(x)
# Что произойдет, если в программе встретится запись данного вида? n := N Считать "Факториал (n)"
# Проследите использование базовых регистров в иерархической (стековой) структуре программы при заданном порядке вложенности процедур. Сколько базовых регистров используется при счете? Каков максимальный лексикографический уровень? [Большая Картинка]
# Проследите использование базовых регистров в иерархической (стековой) структуре программы при заданном порядке вложенности процедур. Сколько базовых регистров используется при счете? Каков максимальный лексикографический уровень? [Большая Картинка]
# Проследите использование базовых регистров в иерархической (стековой) структуре программы при заданном порядке вложенности процедур. Сколько базовых регистров используется при счете? Каков максимальный лексикографический уровень? [Большая Картинка]
# Сформируйте статические и динамические цепочки выполнения процедур в соответствии с иерархией их описания и с порядком обращения. [Большая Картинка]
# Сформируйте статические и динамические цепочки выполнения процедур в соответствии с иерархией их описания и с порядком обращения. [Большая Картинка]
# Сформируйте статические и динамические цепочки выполнения процедур в соответствии с иерархией их описания и с порядком обращения. [Большая Картинка]
# Задан трехмерный массив A[0:10; 0:10; 0:10]. Адрес начала равен 10 (в десятичной системе счисления). Найдите адрес элемента а[3, 5, 4].
# Задан трехмерный массив A[0:10; 0:10; 0:10]. Адрес начала равен 10 (в десятичной системе счисления). Найдите адрес элемента a[5, 5, 5].
# Задан трехмерный массив A[0:10; 0:10; 0:10]. Адрес начала равен 10 (в десятичной системе счисления). Найдите адрес элемента a[4, 3, 4].
# Проанализируйте средства языковой поддержки, использующиеся в процессорах высокопроизводительных вычислительных систем. Как производится поддержка типов данных и как она обеспечивает типовый контроль?
# Проанализируйте средства языковой поддержки, использующиеся в процессорах высокопроизводительных вычислительных систем. Какие преимущества обеспечивает стековый механизм выполнения процедур?
# Проанализируйте средства языковой поддержки, использующиеся в процессорах высокопроизводительных вычислительных систем. Как производится индексация массивов?
# Проанализируйте способы ускорения выполнения операций управления в процессорах высокопроизводительных вычислительных систем. Как ускоряется выполнение условного перехода?
# Проанализируйте способы ускорения выполнения операций управления в процессорах высокопроизводительных вычислительных систем. Как минимизируется количество условных переходов в программе?
# Проанализируйте способы ускорения выполнения операций управления в процессорах высокопроизводительных вычислительных систем. Как минимизируется время выполнения циклов?
# Составьте взвешенный информационный граф счета линейного (непрерываемого) участка программы, содержащего условия. Сложение производится за 2 такта, умножение - за 4 такта, деление - за 5 тактов. Логические операции, включая команду if-then-else, выполняются за 2 такта. Операция считывания из ОП производится не менее чем за 50 тактов. A:if a-b>0 then(c×d):f else c+e×f; B:=if(a>b∨c>b) then A×a else c+d
# Составьте взвешенный информационный граф счета линейного (непрерываемого) участка программы, содержащего условия. Сложение производится за 2 такта, умножение - за 4 такта, деление - за 5 тактов. Логические операции, включая команду if-then-else, выполняются за 2 такта. Операция считывания из ОП производится не менее чем за 50 тактов. A:=x×if a>b then(c+d):f else c+(a×f); B:=ifA>0 then a×b:f else A×(c+f)
# Составьте взвешенный информационный граф счета линейного (непрерываемого) участка программы, содержащего условия. Сложение производится за 2 такта, умножение - за 4 такта, деление - за 5 тактов. Логические операции, включая команду if-then-else, выполняются за 2 такта. Операция считывания из ОП производится не менее чем за 50 тактов. A:if a>0then ifb>c thena↑2else d×a×b else (d-e)×f B:=if a×b>0 then A×x else 0
# Для задачи A:if a-b>0 then(c×d):f else c+e×f; B:=if(a>b∨c>b) then A×a else c+d представьте программы линейных участков в безадресной форме. Составьте план использования неограниченного числа быстрых регистров (СОЗУ) для хранения промежуточных результатов счета. Сколько регистров потребуется?
# Для задачи A:x×if a>b then(c+d):f else c+(a×f); B:=ifA>0 then a×b:f else A×(c+f) представьте программы линейных участков в безадресной форме. Составьте план использования неограниченного числа быстрых регистров (СОЗУ) для хранения промежуточных результатов счета. Сколько регистров потребуется?
# Для задачи A:if a>0then ifb>c thena↑2else d×a×b else (d-e)×f B:=if a×b>0 then A×x else 0 представьте программы линейных участков в безадресной форме. Составьте план использования неограниченного числа быстрых регистров (СОЗУ) для хранения промежуточных результатов счета. Сколько регистров потребуется?
# Переведите выражение арифметического оператора в ПОЛИЗ и, используя неограниченное количество регистров для хранения промежуточных результатов, составьте программу счета в трехадресной системе команд. X := (a+ b)× (a: c – d)
# Переведите выражение арифметического оператора в ПОЛИЗ и, используя неограниченное количество регистров для хранения промежуточных результатов, составьте программу счета в трехадресной системе команд.X := (a+ b)× (c:d)
# Переведите выражение арифметического оператора в ПОЛИЗ и, используя неограниченное количество регистров для хранения промежуточных результатов, составьте программу счета в трехадресной системе команд.X := a× (b+ c)+ d2
# Ответьте на вопросы обоснования методов компоновки "длинных" командных слов (широкой команды - по другой терминологии) в архитектурах ВС, управляемых в каждом такте. Почему компоновку командных слов целесообразно производить на этапе трансляции?
# Ответьте на вопросы обоснования методов компоновки "длинных" командных слов (широкой команды - по другой терминологии) в архитектурах ВС, управляемых в каждом такте. Каково соотношение между элементами статики и динамики в алгоритме составления оптимального потактового расписания для многофункционального АЛУ?
# Ответьте на вопросы обоснования методов компоновки "длинных" командных слов (широкой команды - по другой терминологии) в архитектурах ВС, управляемых в каждом такте. Проведите обоснование выполнения компоновки "длинных" командных слов внутри непрерываемых участков программы
# АЛУ содержит два ИУ сложения, два – умножения, два канала обмена с памятью. Сложение выполняется за 2 такта, умножение – за 3. Все элементы массива A = {a1, a2,…} находятся по одной формуле. Составьте оптимальную программу одновременного вычисления двух элементов массива. aj=bj×c+ d
# АЛУ содержит два ИУ сложения, два – умножения, два канала обмена с памятью. Сложение выполняется за 2 такта, умножение – за 3. Все элементы массива A = {a1, a2,…} находятся по одной формуле. Составьте оптимальную программу одновременного вычисления двух элементов массива. aj=(bj+c)×(aj+d)
# АЛУ содержит два ИУ сложения, два – умножения, два канала обмена с памятью. Сложение выполняется за 2 такта, умножение – за 3. Все элементы массива A = {a1, a2,…} находятся по одной формуле. Составьте оптимальную программу одновременного вычисления двух элементов массива. aj=(bj×c)×(aj+d)
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Составьте план оптимальной программы параллельного вычисления величины возбуждения нейрона, если количество дендритов (входов) равно К. К = 8, передаточная функция имеет вид: [Большая Картинка]
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Составьте план оптимальной программы параллельного вычисления величины возбуждения нейрона, если количество дендритов (входов) равно К. К = 8, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then V else 0
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Составьте план оптимальной программы параллельного вычисления величины возбуждения нейрона, если количество дендритов (входов) равно К. К = 7, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then 1 else 0
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 8, передаточная функция имеет вид: [Большая Картинка] Составьте планы программ для процессора с синхронными ИУ.
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 8, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then V else 0 Составьте планы программ для процессора с синхронными ИУ.
# АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 7, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then 1 else 0 Составьте планы программ для процессора с синхронными ИУ.
# Для архитектуры с синхронными ИУ составить оптимальную программу счета значения выражения и составить временную диаграмму выполнения работ, считая время умножения вдвое большим времени сложения. Определить минимальную длину расписания. Y:=ax2+bx+c
# Для архитектуры с синхронными ИУ составить оптимальную программу счета значения выражения и составить временную диаграмму выполнения работ, считая время умножения вдвое большим времени сложения. Определить минимальную длину расписания. Z:=c+bx+ax2
# Для архитектуры с синхронными ИУ составить оптимальную программу счета значения выражения и составить временную диаграмму выполнения работ, считая время умножения вдвое большим времени сложения. Определить минимальную длину расписания. X:=(ax+b)×x+c
# Для выражения Y:=ax2+bx+c составьте матрицу следования работ и укажите значения времени их выполнения, поздних сроков начала их выполнения (для Т = 6), а также объема последующих работ
# Для выражения Z:=c+bx+ax2 составьте матрицу следования работ и укажите значения времени их выполнения, поздних сроков начала их выполнения (для Т = 6), а также объема последующих работ
# Для выражения X:=(ax+b)×x+c составьте матрицу следования работ и укажите значения времени их выполнения, поздних сроков начала их выполнения (для Т = 6), а также объема последующих работ
# Произведите обоснование предпочтительной формы представления алгоритма для оптимизации программы ВС, управляемой в каждом такте. Каким рекомендациям необходимо следовать при обработке массива?
# Произведите обоснование предпочтительной формы представления алгоритма для оптимизации программы ВС, управляемой в каждом такте. Какие существуют возможности реализации условных выражений в составе арифметических операторов?
# Произведите обоснование предпочтительной формы представления алгоритма для оптимизации программы ВС, управляемой в каждом такте. Какая структура является более гибкой, поддерживающей асинхронный характер работы ИУ многофункционального АЛУ, - полностью управляемая в каждом такте командным словом, или осуществляющая синхронизацию по готовности данных?
# Произведите обоснование предпочтительной формы представления алгоритма для оптимизации программы ВС, управляемой в каждом такте. Представьте предпочтительный ряд рабочих критериев, по которым производится включение "готовых" команд в формируемое "длинное" командное слово
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2<= (А1), выполняемая в спекулятивном режиме в зависимости от значения (α). Результат логической операции можно использовать через один такт. Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений. Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}. План выполнения программыα1=10≤2α2=8≤5α3=7≤1α4=3≤5NOPα1: 2, 10α2: 5, 8α3: 1, 7α4: 3, 5NOPα1=10≤5α2=8≤1α3=7≤3NOPα1: 5, 10α2: 1, 8α3: 3, 7NOPα1=2≤5α2=10≤1α3=8≤3α4=7≤5NOPα1: 2, 5α2: 1, 10α3: 3, 8α3: 5, 7NOPα1=5≤1α2=10≤3α3=8≤5NOPα1: 1, 5α2: 3, 10α3: 5, 8NOPα1=2≤1α2=5≤3α3=10≤5α4=8≤7NOPα1: 1, 2α2: 3, 5α3: 5, 10α4: 7, 8NOPα1=2≤3α2=5≤5α3=10≤7NOPα1: 2, 3α2: 5, 5α3: 7, 10NOPα1=1≤2α2=3≤5α3=5≤7α4=10≤8NOPα1: 1, 2α2: 3, 5α3: 5, 7α4: 8, 10Переносы прекратились через 27 тактов M = {3, 5, 3, 6, 5, 8, 6, 4}
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2 <= (А1), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений. Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}.План выполнения программыα1=10≤2α2=8≤5α3=7≤1α4=3≤5NOPα1: 2, 10α2: 5, 8α3: 1, 7α4: 3, 5NOPα1=10≤5α2=8≤1α3=7≤3NOPα1: 5, 10α2: 1, 8α3: 3, 7NOPα1=2≤5α2=10≤1α3=8≤3α4=7≤5NOPα1: 2, 5α2: 1, 10α3: 3, 8α3: 5, 7NOPα1=5≤1α2=10≤3α3=8≤5NOPα1: 1, 5α2: 3, 10α3: 5, 8NOPα1=2≤1α2=5≤3α3=10≤5α4=8≤7NOPα1: 1, 2α2: 3, 5α3: 5, 10α4: 7, 8NOPα1=2≤3α2=5≤5α3=10≤7NOPα1: 2, 3α2: 5, 5α3: 7, 10NOPα1=1≤2α2=3≤5α3=5≤7α4=10≤8NOPα1: 1, 2α2: 3, 5α3: 5, 7α4: 8, 10Переносы прекратились через 27 тактов. M = {3, 5, 3, 6, 5, 8, 6, 4}
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2 <= (А1), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений. Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}. План выполнения программы α1=10≤2α2=8≤5α3=7≤1α4=3≤5NOPα1: 2, 10α2: 5, 8α3: 1, 7α4: 3, 5NOPα1=10≤5α2=8≤1α3=7≤3NOPα1: 5, 10α2: 1, 8α3: 3, 7NOPα1=2≤5α2=10≤1α3=8≤3α4=7≤5NOPα1: 2, 5α2: 1, 10α3: 3, 8α3: 5, 7NOPα1=5≤1α2=10≤3α3=8≤5NOPα1: 1, 5α2: 3, 10α3: 5, 8NOPα1=2≤1α2=5≤3α3=10≤5α4=8≤7NOPα1: 1, 2α2: 3, 5α3: 5, 10α4: 7, 8NOPα1=2≤3α2=5≤5α3=10≤7NOPα1: 2, 3α2: 5, 5α3: 7, 10NOPα1=1≤2α2=3≤5α3=5≤7α4=10≤8NOPα1: 1, 2α2: 3, 5α3: 5, 7α4: 8, 10 Переносы прекратились через 27 тактов. M = {10, 1, 2, 3, 4, 6, 5, 10}
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2<= (А1), выполняемая в спекулятивном режиме в зависимости от значения (α). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {5, 4, 1, 2}.
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2 <= (А1), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {10, 1, 7, 4}.
# В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2 <= (А1), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {1, 8, 2, 10}
# Рассмотрите возможности оптимизации программы сортировки. Возможна ли более компактная запись программы (с минимальным количеством NOP) при одновременной сортировке двух массивов?
# Рассмотрите возможности оптимизации программы сортировки. Уменьшается ли суммарное время простоя оборудования (в частности, количество NOP) при увеличении длины сортируемого массива?
# Рассмотрите возможности оптимизации программы сортировки. Назовите основные достоинства и недостатки спекулятивных вычислений при решении задачи сортировки массивов
# На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере: А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов. Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел. Каковы должны быть размеры систолической матрицы для выполнения этих двух операций? Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции: 1. a b = c 2. c + d = f
# На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере: А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов. Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел. Каковы должны быть размеры систолической матрицы для выполнения этих двух операций? Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции: 1. a + b = c 2. c d = f
# Пусть задан "гиперкубовый" адрес процессорного элемента ПЭ0. Сформируйте плоскую решетку из ПЭ четырехмерного гиперкуба так, чтобы между всеми соседними ПЭ существовали оперативные связи по строкам и по столбцам, а также, чтобы первый в строке и в столбце был связан с последним. "Гиперкубовый" адрес ПЭ0 равен 0000
# Пусть задан "гиперкубовый" адрес процессорного элемента ПЭ0. Сформируйте плоскую решетку из ПЭ четырехмерного гиперкуба так, чтобы между всеми соседними ПЭ существовали оперативные связи по строкам и по столбцам, а также, чтобы первый в строке и в столбце был связан с последним. "Гиперкубовый" адрес ПЭ0 равен 0010
# Пусть задан "гиперкубовый" адрес процессорного элемента ПЭ0. Сформируйте плоскую решетку из ПЭ четырехмерного гиперкуба так, чтобы между всеми соседними ПЭ существовали оперативные связи по строкам и по столбцам, а также, чтобы первый в строке и в столбце был связан с последним. "Гиперкубовый" адрес ПЭ0 равен 1010
# Научите нейросеть "узнавать" букву, изображенную на экране, связав клетки экрана, - входного слоя нейросети, с соответствующим букве нейроном выходного слоя, как показано на примере [Большая Картинка] Используемая передаточная функция имеет вид: [Большая Картинка] где j - индекс точки, засвеченной эталоном, Vj - величина засветки (можно принимать равным единице), h - порог (выбрать экспериментально). Веса связей - единичные. Определите основные требования к нейрокомпьютеру. Научите нейросеть (схематично) распознавать букву А, увеличив число клеток экрана (увеличив разрешающую способность) и добавив к засвеченным эталоном клеткам клетки, принадлежащие некоторой окрестности засвеченного эталона - для захвата искаженной или "зашумленной" буквы. Сколько клеток экрана необходимо связать с решением, на которое указывает нейрон выходного слоя? [Большая Картинка]
# Научите нейросеть "узнавать" букву, изображенную на экране, связав клетки экрана, - входного слоя нейросети, с соответствующим букве нейроном выходного слоя, как показано на примере [Большая Картинка] Используемая передаточная функция имеет вид: [Большая Картинка] где j - индекс точки, засвеченной эталоном, Vj - величина засветки (можно принимать равным единице), h - порог (выбрать экспериментально). Веса связей - единичные. Определите основные требования к нейрокомпьютеру. Научите нейросеть (схематично) распознавать букву О, увеличив число клеток экрана (увеличив разрешающую способность) и добавив к засвеченным эталоном клеткам клетки, принадлежащие некоторой окрестности засвеченного эталона - для захвата искаженной или "зашумленной" буквы. Сколько клеток экрана необходимо связать с решением, на которое указывает нейрон выходного слоя? [Большая Картинка]
# Научите нейросеть "узнавать" букву, изображенную на экране, связав клетки экрана, - входного слоя нейросети, с соответствующим букве нейроном выходного слоя, как показано на примере [Большая Картинка] Используемая передаточная функция имеет вид: [Большая Картинка] где j - индекс точки, засвеченной эталоном, Vj - величина засветки (можно принимать равным единице), h - порог (выбрать экспериментально). Веса связей - единичные. Определите основные требования к нейрокомпьютеру. Научите нейросеть (схематично) распознавать букву Ш, увеличив число клеток экрана (увеличив разрешающую способность) и добавив к засвеченным эталоном клеткам клетки, принадлежащие некоторой окрестности засвеченного эталона - для захвата искаженной или "зашумленной" буквы. Сколько клеток экрана необходимо связать с решением, на которое указывает нейрон выходного слоя? [Большая Картинка]
# Рассмотрите совместное обучение нейросети двум буквам, расположенным в центре экрана. Если количество засвеченных эталонами клеток экрана различно, нормируйте величины возбуждения нейронов выходного слоя, например, разделив их на число засвеченных эталоном клеток. Пришлось ли вам и как нормировать сигналы на выходе? Научите нейросеть распознаванию букв А и Ш [Большая Картинка]
# Рассмотрите совместное обучение нейросети двум буквам, расположенным в центре экрана. Если количество засвеченных эталонами клеток экрана различно, нормируйте величины возбуждения нейронов выходного слоя, например, разделив их на число засвеченных эталоном клеток. Пришлось ли вам и как нормировать сигналы на выходе? Научите нейросеть распознаванию букв О и Ш. Ответьте на вопросы задачи [Большая Картинка]
# Рассмотрите совместное обучение нейросети двум буквам, расположенным в центре экрана. Если количество засвеченных эталонами клеток экрана различно, нормируйте величины возбуждения нейронов выходного слоя, например, разделив их на число засвеченных эталоном клеток. Пришлось ли вам и как нормировать сигналы на выходе? Научите нейросеть распознаванию букв А и О. Ответьте на вопросы задачи [Большая Картинка]
# Рассмотрите перспективы применения высокопараллельных архитектур вычислительных систем со специальной топологией связей, исключающей оперативный обмен "каждый с каждым" Как могут использоваться систолические вычисления в однородных вычислительных средах?
# Рассмотрите перспективы применения высокопараллельных архитектур вычислительных систем со специальной топологией связей, исключающей оперативный обмен "каждый с каждым". В чем преимущества адресуемого вычислительного ресурса?
# Рассмотрите перспективы применения высокопараллельных архитектур вычислительных систем со специальной топологией связей, исключающей оперативный обмен "каждый с каждым". Каковы перспективы применения высокопараллельных вычислительных систем со специальной топологией оперативных связей для решения задач моделирования нейронных сетей, в частности, - распознавания зрительных образов?