Главная /
Архитектура параллельных вычислительных систем /
ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,b2,b3,c4,c5}. Система аксиом α0→b2,α0→b3,α1→b3,b2→c4,
ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,b2,b3,c4,c5}. Система аксиом α0→b2,α0→b3,α1→b3,b2→c4,b3→c5
вопрос
Правильный ответ:
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b2 | 0 | ||
| 2 | α0→b3 | 1 | ||
| 3 | α1→b3 | 0 | ||
| 4 | α0→b2→с4 | 1 | 0 | 1 |
| 5 | α0→b3→с5 | 2 | 1 | 0 |
| 6 | α1→b3→с5 | 3 | 0 | 1 |
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b2 | 1 | ||
| 2 | α0→b3 | 0 | ||
| 3 | α1→b3 | 1 | ||
| 4 | α0→b2→с4 | 1 | 1 | 1 |
| 5 | α0→b3→с5 | 2 | 1 | 0 |
| 6 | α1→b3→с5 | 3 | 0 | 1 |
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b2 | 0 | ||
| 2 | α0→b3 | 1 | ||
| 3 | α1→b3 | 0 | ||
| 4 | α0→b2→с4 | 1 | 0 | 1 |
| 5 | α1→b3→с5 | 2 | 1 | 0 |
| 6 | α0→b3→с5 | 3 | 0 | 1 |
Сложность вопроса
88
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Кто ищет вот эти вопросы интуит? Это же крайне просто
01 янв 2018
Аноним
Пишет вам сотрудник университета! Тотчас удалите этот ваш сайт с ответами на интуит. Не ломайте образование
20 окт 2017
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Пусть метод сеток использует рекуррентное отношение, связывающее значения функции-решения в соседних узлах: fij = F(fi,j-1, fi,j+1, fi-1,j, fi+1,j)Размер области 12 × 6 (m×n) узлов. Размер матрицы процессоров 4 × 4. Сколько узлов пришлось обработать каждому процессору матрицы при двукратном обходе области, считая, что по узлам производится циклическая переадресация по mod m и по mod n
- # Определите общее число закоммутированных операций при умножении квадратных матриц размера n. За сколько тактов рассчитывается один элемент? n = 9, используется 4 ПЭ
- # Построить принципиальную схему двухуровневого конвейера умножения двух 4-разрядных кодов.
- # АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Составьте план оптимальной программы параллельного вычисления величины возбуждения нейрона, если количество дендритов (входов) равно К. К = 8, передаточная функция имеет вид: [Большая Картинка]
- # В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2 <= (А1), выполняемая в спекулятивном режиме в зависимости от значения (a). Результат логической операции можно использовать через один такт. Разверните во времени цикл и составьте план выполнения программы модифицированной "пузырьковой" сортировки данного массива. Определите количество тактов вычислений. Пример. M = {10, 2, 8, 5, 7, 1, 3, 5}. План выполнения программы α1=10≤2α2=8≤5α3=7≤1α4=3≤5NOPα1: 2, 10α2: 5, 8α3: 1, 7α4: 3, 5NOPα1=10≤5α2=8≤1α3=7≤3NOPα1: 5, 10α2: 1, 8α3: 3, 7NOPα1=2≤5α2=10≤1α3=8≤3α4=7≤5NOPα1: 2, 5α2: 1, 10α3: 3, 8α3: 5, 7NOPα1=5≤1α2=10≤3α3=8≤5NOPα1: 1, 5α2: 3, 10α3: 5, 8NOPα1=2≤1α2=5≤3α3=10≤5α4=8≤7NOPα1: 1, 2α2: 3, 5α3: 5, 10α4: 7, 8NOPα1=2≤3α2=5≤5α3=10≤7NOPα1: 2, 3α2: 5, 5α3: 7, 10NOPα1=1≤2α2=3≤5α3=5≤7α4=10≤8NOPα1: 1, 2α2: 3, 5α3: 5, 7α4: 8, 10 Переносы прекратились через 27 тактов. M = {10, 1, 2, 3, 4, 6, 5, 10}