Главная /
Архитектура параллельных вычислительных систем /
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Зачем в базе знаний хранятся все промежуточные варианты построения ло
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Зачем в базе знаний хранятся все промежуточные варианты построения логических цепочек?
вопросПравильный ответ:
чтобы легче было определить многообразные варианты их последующего ветвления
чтобы контролировать формирование дедуктивного ряда
чтобы выделить минимальное число ординарных действий при обработке логических цепочек, невзирая на их ветвление (размножение), а, следовательно, - чтобы упростить монопрограмму
Сложность вопроса
84
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Я завалил экзамен, какого чёрта я не увидел этот чёртов сайт с ответами интуит в начале сессии
16 апр 2018
Аноним
Кто ищет вот эти ответы с интуитом? Это же очень просты вопросы
01 янв 2018
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Рассмотрите принципы параллельных вычислений, лежащие в основе асинхронной вычислительной системы. Каким образом в асинхронной ВС осуществляется ветвление?
- # Построить принципиальную схему двухуровневого конвейера умножения двух 4-разрядных кодов.
- # Проанализируйте способы ускорения выполнения операций управления в процессорах высокопроизводительных вычислительных систем. Как минимизируется время выполнения циклов?
- # В длинном командном слове процессора EPIC-архитектуры присутствуют инструкции четырем логическим ИУ. Инструкция имеет вид КОП А1 А2 α, где А1 и А2 – адреса операндов, α - адрес предиката – логического значения. Среди исполняемых инструкций есть команда сравнения (А1)≤(А2) с выработкой результата (α) и команда перестановки (А1) => А2, А2<= (А1), выполняемая в спекулятивном режиме в зависимости от значения (α). Результат логической операции можно использовать через один такт. Разверните во времени циклы и составьте план выполнения по тактам программы сортировки данного массива с помощью прямого включения. Найдите количество тактов вычислений. M = {5, 4, 1, 2}.
- # Рассмотрите совместное обучение нейросети двум буквам, расположенным в центре экрана. Если количество засвеченных эталонами клеток экрана различно, нормируйте величины возбуждения нейронов выходного слоя, например, разделив их на число засвеченных эталоном клеток. Пришлось ли вам и как нормировать сигналы на выходе? Научите нейросеть распознаванию букв А и О. Ответьте на вопросы задачи [Большая Картинка]