Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Как реализуется механизм закрытия адресов?

Правильный ответ:

• # Какие операторы из приведенных последовательностей могут быть выполнены одновременно? 1. a := x2 2. b := a+b 3. a : =a×c
• # Составьте матрицу следования для информационного графа. Каким значением времени ограничена минимальная длина расписания при распределении работ между тремя процессорами? [Большая Картинка]
• # Составьте взвешенный информационный граф счета линейного (непрерываемого) участка программы, содержащего условия. Сложение производится за 2 такта, умножение - за 4 такта, деление - за 5 тактов. Логические операции, включая команду if-then-else, выполняются за 2 такта. Операция считывания из ОП производится не менее чем за 50 тактов. A:if a-b>0 then(c×d):f else c+e×f; B:=if(a>b∨c>b) then A×a else c+d
• # АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 7, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then 1 else 0 Составьте планы программ для процессора с синхронными ИУ.
• # Рассмотрите совместное обучение нейросети двум буквам, расположенным в центре экрана. Если количество засвеченных эталонами клеток экрана различно, нормируйте величины возбуждения нейронов выходного слоя, например, разделив их на число засвеченных эталоном клеток. Пришлось ли вам и как нормировать сигналы на выходе? Научите нейросеть распознаванию букв А и О. Ответьте на вопросы задачи [Большая Картинка]