Главная /
Архитектура параллельных вычислительных систем /
Предполагая механизм использования бита значимости регистров r СОЗУ, уплотните код фрагмента программы счета арифметического оператора на процессоре с программным управлением каждым тактом. Программа составлена в трехадресных командах. a = a+ b
Предполагая механизм использования бита значимости регистров r
СОЗУ, уплотните код фрагмента программы счета арифметического оператора на процессоре с программным управлением каждым тактом. Программа составлена в трехадресных командах. a = a+ b
вопрос
Правильный ответ:
Сложность вопроса
57
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Я преподаватель! Оперативно заблокируйте сайт и ответы intuit. Я буду жаловаться!
14 июн 2020
Аноним
Экзамен прошёл на 5. Спасибо сайту
28 дек 2017
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Пусть в трехадресной системе команд КОП А1 А2 А3 КОП – код операции, А1 и А2 - адреса операндов, А3 – адрес результата. Каждая операция выполняется за одну условную единицу времени, допуская использование результата в следующей команде. Написать программу и определить время ее параллельного выполнения для данного выражения, считая, что команды выполняются по схеме data flow, т.е. тотчас же, как только для них окажется рассчитанной информация, и при условии, что для их выполнения всегда есть свободные процессоры. P=(x+y)×z+(p+q):l
- # Как на уровне команд производится синхронизация процессоров при обращении к общим данным?
- # Используя команду if-then-else и трехадресную систему команд, составьте программу счета значения выражения (a+ b)× if c > 0 then B else (d+ e)× f Задержки выполнения команд из-за связности данных выполняются автоматически
- # Задан трехмерный массив A[0:10; 0:10; 0:10]. Адрес начала равен 10 (в десятичной системе счисления). Найдите адрес элемента a[4, 3, 4].
- # На основе систолической матрицы операцию умножения двух 16-разрядных кодов можно свести к четырем умножениям 8-разрядных кодов по схеме, показанной на примере: А692 ВС34 = (А600ВС00) + (А500 34) + (92 ВС00) + (92 34). Загружая конвейер четыре такта подряд (в процессе умножения векторов с длиной, равной четырем), необходимо на его выходе обеспечить накопление результата в соответствии с относительным смещением промежуточных результатов. Составьте проект универсального параллельного конвейера АЛУ, реализующего операции сложения и умножения 16-разрядных кодов на систолической матрице процессорных элементов, основной операцией которых является сложение 8-разрядных чисел. Каковы должны быть размеры систолической матрицы для выполнения этих двух операций? Составьте временную диаграмму выполнения последовательности двух операций и определите задержку начала выполнения второй операции. Последовательно выполняются операции: 1. a b = c 2. c + d = f