Главная /
Архитектура параллельных вычислительных систем /
ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,α2,b3,b4,b5,c6,c7}. Система аксиом α0→b3,α0→b4,α1→b4,α
ВС SPMD-архитектуры содержит 2 процессора. Составьте план выполнения монопрограммы логического вывода по базе знаний, содержащей массив {α} логических высказываний на базе системы аксиом {α}={α0,α1,α2,b3,b4,b5,c6,c7}. Система аксиом α0→b3,α0→b4,α1→b4,α2→c7,b3→c6,b4→c7
вопрос
Правильный ответ:
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b3 | 0 | ||
| 2 | α0→b4 | 1 | ||
| 3 | α1→b4 | 0 | ||
| 4 | α2→c7 | 1 | ||
| 5 | α0→b3→c6 | 1 | 0 | 0 |
| 6 | α0→b4→c7 | 2 | 1 | 1 |
| 7 | α1→b4→c7 | 3 | 0 | 0 |
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b3 | 0 | ||
| 2 | α0→b4 | 1 | ||
| 3 | α1→b4 | 0 | ||
| 4 | α2→c7 | 1 | ||
| 5 | α0→b3→c6 | 1 | 1 | 0 |
| 6 | α0→b4→c7 | 2 | 0 | 1 |
| 7 | α1→b4→c7 | 3 | 1 | 0 |
| № | Логические цепочки | Продленная цепочка | Формирующий процессор | Обрабатывающий процессор |
| 1 | α0→b3 | 0 | ||
| 2 | α0→b4 | 1 | ||
| 3 | α1→b4 | 0 | ||
| 4 | α2→c7 | 1 | ||
| 5 | α0→b4→c7 | 1 | 0 | 0 |
| 6 | α0→b3→c6 | 2 | 1 | 1 |
| 7 | α1→b4→c7 | 3 | 0 | 0 |
Сложность вопроса
21
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Если бы не эти решения - я бы не осилил c этими тестами intuit.
21 июн 2019
Аноним
Я провалил экзамен, почему я не нашёл этот крутой сайт с решениями с тестами intuit до этого
05 май 2016
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Определите количество скоммутированных операций для нахождения скалярного произведения массивов длины n, если решающее поле содержит 4 ПЭ. Считывание и организацию цикла не рассматривать. За сколько тактов выполнятся операции? n = 12
- # Систематизируйте предпосылки, которые легли в основу ВС SPMD-архитектуры. Чем SPMD-архитектура отличается от обычной ВС MIMD-архитектуры?
- # Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют дескрипторы массивов
- # Ответьте на вопросы обоснования методов компоновки "длинных" командных слов (широкой команды - по другой терминологии) в архитектурах ВС, управляемых в каждом такте. Почему компоновку командных слов целесообразно производить на этапе трансляции?
- # АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 7, передаточная функция имеет вид: [Большая Картинка] Vj:= if V≥ h then 1 else 0 Составьте планы программ для процессора с синхронными ИУ.