Главная /
Архитектура параллельных вычислительных систем /
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют
Рассмотрите способы оптимизации загрузки процессоров, применение которых становится возможным в ВС SPMD-архитектуры с малыми накладными расходами на организацию параллельных вычислений. Какие возможности для оптимизации загрузки процессоров предоставляют дескрипторы массивов
вопросПравильный ответ:
они являются основным средством взаимодействия с элементами массивов, их контроля и преобразования. Это основной механизм представления данных, на который ориентирована система команд
они минимизируют затраты времени на организацию переадресации процессоров и данных, индексации, базирования, проверки выхода за границы массива и других видов адресации данных
дескрипторы массивов способствуют переадресации процессоров для выборки закрепленных за ними элементов массива
дескрипторы массивов хранят и модифицируют шаги переадресации
Сложность вопроса
90
Сложность курса: Архитектура параллельных вычислительных систем
57
Оценить вопрос
Комментарии:
Аноним
Если бы не данные подсказки - я бы не решил c этими тестами интуит.
29 авг 2020
Другие ответы на вопросы из темы аппаратное обеспечение интуит.
- # Составьте граф-схемы выполнения операций свертки (преобразование "вектор - скаляр") массивов, содержащих m элементов, методом "пирамиды", реализующей операцию m=5
- # Рассмотрите возможные средства синхронизации параллельных вычислений в ВС SPMD-архитектуры. Применение механизмов синхронизации, в свою очередь, должно также быть синхронным. Какие механизмы синхронизации выполнения программ используются в ВС SPMD-архитектуры?
- # Что произойдет, если в программе встретится запись данного вида?x := 0,5 "Считать Процедура sin(x)"
- # АЛУ содержит два ИУ сложения, два – умножения, логическое ИУ выполняет и функции обмена с памятью. Сложение выполняется за 1 такт, умножение – за 2. Количество дендритов (входов) К = 8, передаточная функция имеет вид: [Большая Картинка] Составьте планы программ для процессора с синхронными ИУ.
- # Научите нейросеть "узнавать" букву, изображенную на экране, связав клетки экрана, - входного слоя нейросети, с соответствующим букве нейроном выходного слоя, как показано на примере [Большая Картинка] Используемая передаточная функция имеет вид: [Большая Картинка] где j - индекс точки, засвеченной эталоном, Vj - величина засветки (можно принимать равным единице), h - порог (выбрать экспериментально). Веса связей - единичные. Определите основные требования к нейрокомпьютеру. Научите нейросеть (схематично) распознавать букву О, увеличив число клеток экрана (увеличив разрешающую способность) и добавив к засвеченным эталоном клеткам клетки, принадлежащие некоторой окрестности засвеченного эталона - для захвата искаженной или "зашумленной" буквы. Сколько клеток экрана необходимо связать с решением, на которое указывает нейрон выходного слоя? [Большая Картинка]